เมนูหลัก

514315VHDL and FPGA IC Design
การออกแบบไอซี เอฟพีจีเอ และ ภาษาวีเอชดีแอล
สังกัดคณะวิศวกรรมศาสตร์, วิศวกรรมไฟฟ้า
หน่วยกิต3 (3-0-6)
สถานะรายวิชา:ใช้งาน
เลือก ปีการศึกษา: Sum / 2562 
รายชื่อ (Require login before downloading)

 บางแสน
ปริญญาตรี ปกติ
กลุ่มวันเวลาห้องอาคารเรียนที่นั่ง(เปิด-ลง-เหลือ)หมวดรายชื่อ 
  01 อังคาร09:00-12:00EE-208EEC1064W    
  ศุกร์09:00-12:00EE-208EEC      
อาจารย์ / ผู้สอน: อาจารย์ ดร.ภาณุวัฒน์ ด่านกลาง
สอบกลางภาค:
ผู้คุมสอบกลางภาค:
สอบปลายภาค:
ผู้คุมสอบปลายภาค:
หมายเหตุ: วศ. EP ESE 59,60) https://meet.google.com/lookup/h3wo7jsex4
Course Description
ขั้นตอนการออกแบบวงจรรวม กระบวณการผลิตและการทดสอบวงจรรวม ภาษาวีเอชดีแอลและชิปเอฟพีจีเอ การออกแบบวงจรเชิงผสมไร้หน่วยความจำ การออกแบบวงจรเชิงผสมด้วยภาษาวีเอชดีแอล การสร้างบล็อกของวงจรเชิงผสม การออกแบบวงจรเข้าจังหวะเชิงลำดับ แบบจำลองวีเอชดีแอลของวงจรเข้าจังหวะเชิงลำดับ การจำลองและสังเคราะห์วงจรด้วยวีเอชดีแอล การทดสอบระบบดิจิทัล การอินเตอร์เฟสด้วยโลกของแอนะล็อก

IC design process; fabrication and testing IC process; VHDL and FPGA; combination logic design; combination logic using VHDL gate models; combination building blocks; synchronous sequential design; VHDL models of sequential logic blocks; VHDL simulation and synthesis; Testing digital systems; Interfacing with the analogue world

หมายเหตุ
เรียน  C = Lecture  L = Lab  R = ประชุม  S = Self Study  T = ติว
หมวด  B = วิชาเสริมพื้นฐาน  E = วิชาเลือกเฉพาะสาขา  F = วิชาเลือกเสรี  G = วิชาศึกษาทั่วไป  M = วิชาพื้นฐาน  W = วิชาบังคับ  X = - ยังไม่กำหนด




  
มหาวิทยาลัยบูรพา | สกอ. | กยศ. | สมศ. | Vision Net Co.Ltd. | 
Powered by Vision Net, 1995 - 2010   Contact Staff : กองทะเบียนและประมวลผลการศึกษา โทรศัพท์ 038-102715-29